AMD ya tiene la patente de su primer diseño de CPU + FPGA integrado en un mismo silicio

Tras la adquisición de Xilinx a finales del mes de octubre, una compañía experta en la creación de FPGAs, AMD ahora se lanza a la aventura presentando la patente de su primera CPU en diseño chiplet que combina en un mismo silicio una CPU con elementos FPGA.

Bajo el nombre de "Método y Aparato para Instrucciones Programables Eficaces en Sistemas Informáticos", la solicitud de patente describe una CPU con elementos FPGA inscritos en su mismo diseño central, donde los elementos FPGA comparten los recursos de la CPU como los registros para unidades de ejecución en coma flotante y enteras.

Hay que recordar que las FPGA están cobrando cada vez más relevancia, y es que como su propio nombre indica, son construcciones de hardware que pueden reprogramarse a nuestro antojo para ejecutar las funciones deseadas y específicas. Es decir, tener un componente que se puede adaptar al 100% a cada situación en concreto para el máximo desempeño posible al ofrecer una compatibilidad a nivel nativo.

La patente enumera los siguientes detalles de gran relevancia en torno al diseño de esta CPU + FPGA:

• El procesador incluye una o más unidades de ejecución reprogramables (Programmable Execution Unit  / PEU) que pueden ser programadas para ejecutar diferentes tipos de instrucciones personalizadas.
• Cuando un procesador carga un programa, también carga un archivo de bits asociado al programa que programa el PEU para ejecutar la instrucción personalizada.
• La unidad de decodificación y dispatch de la CPU envía automáticamente las instrucciones especializadas a las PEU adecuadas.
• El PEU comparte registros con el FP y el Int EUs.
• El PEU, si se desea, también puede acelerar las cargas de trabajo Int o FP.
• El PEU puede ser virtualizado mientras se usan las características de seguridad del sistema.
• Cada PEU puede ser programado de forma diferente a otras PEUs del sistema.
• Los PEUs pueden operar en formatos de datos que no son los típicos FP32/FP64 (por ejemplo, Bfloat16, FP16, Sparse FP16, cualquier otro que se les ocurra) para acelerar el Machine Learning, sin necesidad de esperar a que se fabrique un suevo silicio para procesar esos tipos de datos.
• Los PEUs pueden ser reprogramados sobre la marcha (durante el tiempo de ejecución).
• Los PEUs pueden ser ajustados para maximizar el rendimiento en base a la carga de trabajo.
• Los PEUs pueden aumentar masivamente el IPC haciendo un trabajo más complejo en un solo ciclo.

Gracias a este diseño, en esencia tenemos una CPU actualizable a nivel de software que podrá lidiar con cualquier tipo de tarea sin necesidad de recurrir a otra CPU específica, por lo que con una mera actualización de firmware, los elementos FPGA permitirán procesar futuras instrucciones nada más lleguen al mercado sin la necesidad de esperar al lanzamiento de una futura CPU que ofrezca dicha compatibilidad.

Por otro lado, este diseño le permitirá a AMD aprovechar más el espacio del die, y es que en la actualidad estos dies cuentan con zonas inactivas, por lo que este espacio se puede aprovechar para realizar las operaciones altamente especializadas que ofrecen los elementos FPGA.

vía: TechPowerUp